AI怪盗图11月3日消息，高通宣布，其第一代高带宽计算（HBC）技术已在美国圣迭戈实验室完成硬件验证，验证了完整读写与近存计算能力。
高通HBC技术将多层LPDDR内存堆叠在计算芯片上方，旨在提升AI推理内存带宽并降低能耗。
搭载该架构的AI250加速器计划于2027年上半年出样，意味着这一以LPDDR替代HBM的推理内存方案进入产品化阶段。从产业节奏看，硬件验证完成只是从实验室走向产品化的关键一步，后续仍需经过封装良率、散热和软件适配等环节的检验。
HBC以多层LPDDR垂直堆叠替代HBM路线，早期两层堆叠样品实测每瓦带宽达到HBM4的五倍以上；正式产品采用四层堆叠，为AI250提供133TB/s有效带宽，达AI200的18倍。
相比HBM，HBC不仅能大幅降低功耗，还能实现更高的有效带宽，为下一代AI工作负载提供更优解。三星和SK海力士已主动提出与高通合作推进HBC商业化，台积电负责整合封装工艺。
客观来看，HBC的意义在于为AI推理场景提供了一条不同于HBM的内存扩展路径。LPDDR供应链成熟、功耗控制空间较大，近存计算也有助于缩短数据搬运距离，从而缓解推理过程中的带宽瓶颈。不过，这一方案能否大规模落地，仍取决于多层堆叠的封装良率、长时间运行下的散热表现、实际延迟水平以及软件生态支持程度。在训练和高端通用计算领域，HBM短期内仍将占据重要位置；HBC更可能率先在对能效和成本敏感的推理市场形成补充。2027年上半年出样意味着相关产品距离真正量产仍有一段时间，后续实测带宽、功耗和客户导入情况值得持续关注。
免责声明：本网站内容主要来自原创、合作伙伴供稿和第三方自媒体作者投稿，凡在本网站出现的信息，均仅供参考。本网站将尽力确保所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性，读者在使用前请进一步核实，并对任何自主决定的行为负责。本网站对有关资料所引致的错误、不确或遗漏，概不负任何法律责任。任何单位或个人认为本网站中的网页或链接内容可能涉嫌侵犯其知识产权或存在不实内容时，可联系本站进行审核删除。
