Rain科技5月25日消息，华为近期提出了一项全新的半导体行业定律——韬定律（Tau）。与传统依赖DUV或EUV光刻技术缩小晶体管体积的思路不同，该定律以时间缩微替代摩尔定律的几何缩微，通过逻辑折叠的方式提升芯片密度。这种思路在理论上绕开了光刻精度的物理极限，但其实际价值最终还需看华为能否借此造出具有竞争力的芯片。
若无实际产品支撑，定律再宏大也难以服众。好在华为何庭波公布了更多数据来佐证韬定律下的芯片提升效果。以下两张来自发布会的对比图，直观展示了华为麒麟与昇腾芯片的预期进步幅度。
根据官方披露，
这张图展示了今年麒麟芯片的密度、性能、频率等关键指标。
其中晶体管密度提升至238MTr/mm²，即2.4亿每平方毫米，较之前大涨53.5%。作为对比，台积电3nm工艺的密度约为2.8亿每平方毫米。考虑到台积电与Intel在10nm之后每代密度提升通常仅为20%～30%，而2nm之后台积电甚至降至10%左右，华为这一涨幅确实惊人。此外，P核高性能核心的能效也提升了41%，最大频率则提高12.7%。
图片来源于@超维界这张图表进一步揭示了麒麟芯片的密度与频率进化路线。
从图中可以看到，今年麒麟芯片可达3.1GHz频率，预计2030年提升至4.2GHz，到2031年等效1.4nm工艺时直接突破5.0GHz。晶体管密度方面，今年达到238MTr/mm²后，未来几代提升幅度相对平缓，2030年为292MTr/mm²，但在等效1.4nm工艺节点将猛增至400MTr/mm²。需要指出的是，这种阶梯式增长也反映了在物理极限下的优化难度和材料突破的必要性。
与此同时，华为超节点集群性能将迎来巨变。当前Altas950为8EFLOPS，明年Altas960提升到60EFLOPS，而下一代Altas则直奔ZFLOPS级别，性能提升125倍。这一跃升如果实现，将在AI算力领域形成碾压优势，但需注意其功耗和散热挑战。
这张图展示了超节点集群的性能演进路径，体现了韬定律在系统层面的放大效应。
那么华为的这些芯片工艺在业界处于什么水平？参考IMEC发布的路线图，2028年为A14工艺，2030年达到A10节点即等效1nm工艺。华为在2031年目标是等效1.4nm，时间点上落后约3年，工艺差距约为一代。不过与当前7nm等效工艺相比，华为已经进步显著——此前落后台积电3至4代，多项指标难以望其项背，而韬定律下代差已大幅缩小，具备了同台竞技的资格。
最后，这些路线图仍有许多细节未公开。例如，2031年等效1.4nm的目标是否已包含国产EUV光刻机的贡献？若未考虑EUV，则韬定律的理论价值堪称颠覆性，甚至可能改写半导体行业的基本规则；若已包含EUV因素，同样意义非凡，意味着国产半导体核心装备仅用数年时间就追赶上了ASML数十年的积累。无论哪种假设成真，华为的技术突破都足以让全球同行为之震撼。
这张总结图再次强调了韬定律在时间维度上的压缩效果，后续量产验证将是关键。
