Rain科技7月25日消息，近日，华为技术有限公司山东副总经理、产业发展与生态部部长赵颖恪对外公开介绍了华为全新提出的“韬定律”。这套全新的产业发展思路，为当下中国芯片产业突破制程限制、走出独立发展路径，提出了完全不同于过往海外技术路线的全新解法。
过去半个多世纪，全球芯片产业的发展始终遵循以缩小制程为核心的摩尔定律。
简单来说，技术路线的核心逻辑就是把晶体管的物理尺寸做得更小，在同样面积的芯片封装里塞进尽可能多的晶体管，以此实现芯片性能的提升、单位算力成本的下降。
但当制程工艺推进到5纳米、3纳米量级之后，继续把晶体管尺寸做小的技术难度和研发、制造成本都在指数级快速攀升。从产业角度看，这种物理极限逼近的现象并非偶然——随着晶体管线宽进入原子尺度，量子隧穿效应和散热问题愈发突出，传统技术路径的边际效益已经显著递减。
仅靠单纯追求更小的纳米数字指标，已经越来越难支撑全球数字产业高速增长的算力需求，传统摩尔定律的演进路径已经临近物理极限。
如果说摩尔定律的核心关切，始终是芯片里的半导体元件物理尺寸还能做多小，那么华为提出的韬定律，核心关注的维度已经完全切换到了新的赛道：一个既定的计算任务到底需要多长时间才能完成，信号在芯片内部传输的时候能不能少绕弯路、少做无效等待。值得注意的是，这种关注重心的转移并非简单替代，而是从物理尺度的“硬约束”转向了时间效率的“软优化”，在本质上更符合当前高性能计算对实时性和能效比的迫切需求。
华为配套韬定律提出的核心技术路径“逻辑折叠”，作用逻辑和传统堆叠完全不同。它不是工业界常见的把多颗芯片简单上下堆叠起来扩容，而是对芯片内部的电路布局做重构级的重新排布，大幅缩短信号传输过程中的关键路径。信号走的物理路径更短，传输过程中耗费的时间和电量就会同步降低，芯片的实际运行性能、等效晶体管密度也能在不依赖先进制程的前提下实现大幅提升。这里的关键在于，逻辑折叠通过重新设计数据流动的方式，减少了芯片内部“空转”和“等待”的资源浪费，这对芯片能效比的改善尤其显著。
这种优化的覆盖边界并不局限在单颗芯片的内部。
根据华为官方的技术说明，韬定律的应用范畴完整覆盖底层器件、电路设计、单颗芯片乃至整个分布式计算系统全链路：既从最底层优化晶体管和线路的排布逻辑，也同步调整软件算法、芯片整体架构以及不同硬件设备之间的互联通信方式，整套思路的核心目标只有一个——尽可能压缩整个计算流程里，被无效传输、冗余通信和空转等待环节消耗掉的时间。从更宏观的视角来看，这种全链路的优化理念实际上反映了当前芯片产业从“单点突破”向“系统协同”演进的大趋势。
华为公开披露的产业信息显示，过去6年时间里，该公司其实已经按照这套全新的技术路径完成设计并量产了381款商用芯片，韬定律早已不是停留在纸面上的理论，已经经过了海量产品落地的验证。这一数据本身也有力佐证了韬定律的可行性和成熟度，并非只是概念阶段的设想。
按照规划，2026年秋季正式面世的新一代麒麟芯片，将会率先大规模商用逻辑折叠技术，实际表现等效于当前行业3纳米工艺的旗舰芯片水平。考虑到当前全球芯片产业链分工的复杂性，这一进展不仅意味着技术路径的创新，更体现出中国芯片产业在自主可控道路上的实质推进。
华为对外公布的中长期发展目标显示，到2031年，依托韬定律路线迭代出的相关高端芯片，实际等效晶体管密度将达到和当下国际最先进1.4纳米制程相当的水平，完全可以摆脱对海外先进制程工艺路径的依赖，走出一条完全自主可控的算力提升路线。
