Rain科技9月29日消息，据报道，AMD在下一代Zen 6处理器上计划引入全新的D2D互连技术，以取代现有的SERDES技术。目前，这一技术变革已在Strix Halo APU上初现端倪，预示着AMD在芯片互连领域的一次重要飞跃。
AMD自Zen 2架构以来，一直沿用SERDES PHY技术来实现多核心计算芯片（CCD）之间的互连。然而，随着半导体技术的飞速发展和用户对处理器性能、能效需求的不断增长，SERDES技术已逐渐显露出其局限性。
SERDES，全称为串行器/解串器，它的核心功能在于将来自不同CCD的并行数据流转换为串行比特流进行芯片间传输，并在接收端将串行数据流还原。尽管这一技术在过去发挥了重要作用，但其固有的串行化和解串行化过程，不仅需要消耗额外的计算能耗用于时钟恢复、均衡以及编码/解码，更重要的是，这个数据转换的过程显著增加了芯片间通信的延迟，已成为制约性能提升的一个主要瓶颈。
在当今处理器设计中，集成神经网络处理单元（NPU）等新功能的趋势日益明显，这要求处理器能够提供更高密度、更低开销的带宽来连接内存和计算核心。Strix Halo APU的出现，正是AMD在这一方向上的一次大胆尝试和重大改进，为Zen 6处理器的未来发展奠定了基础。
具体而言，AMD在新方案中采用了D2D（Die-to-Die）互连技术，通过重分布层（RDL）在芯片之间铺设了大量细小且密集的并行数据线缆。这些线缆被巧妙地置于芯片下方的“中介层”中，极大地优化了空间利用效率。
借助于台积电的InFO-oS（集成扇出基板）技术，AMD能够将这些细密的线缆精确地铺设在硅芯片与有机基板之间，从而使得CPU架构能够通过更宽的并行端口进行高效通信。High Yield通过分析Strix Halo的芯片设计，发现了这种全新的互连方式。Strix Halo芯片上一个经典的InFO-oS表现形式——一个矩形的微小触点区域，而原本用于SERDES技术的模块则被移除，这标志着结构的彻底改变。
这种全新的D2D互连方式的优势不言而喻。首先，它显著降低了功耗和延迟，因为省去了串行化和解串行化的复杂过程。更重要的是，通过大幅增加CPU架构内部的端口数量，整体数据传输带宽得到了质的飞跃，这将为未来更强大的计算和AI负载提供坚实支撑。
当然，任何颠覆性的技术都会带来新的挑战。这种D2D互连方式也增加了设计复杂度，尤其是在涉及多层RDL的设计方案中。此外，它还需要对传统的布线优先级进行调整，因为芯片下方的宝贵空间被用于扇出布线，这要求更精细的设计规划和优化。
