在当前半导体工艺的竞争格局中，5nm及以下先进节点普遍依赖EUV（极紫外光）光刻技术。相较之下，DUV（深紫外光）光刻技术在7nm节点已面临严峻挑战。然而，这并非我国半导体发展的终点，未来有望通过技术创新，在DUV光刻领域冲击2nm甚至更先进的工艺节点。
我国在半导体工艺的未来发展上，将不得不长期在缺乏EUV光刻机的条件下进行。即便不考虑外部制裁因素，持续追求DUV光刻工艺的极限也是一项重要且必然的研究方向。事实上，国内相关研究早已启动。
集邦科技的近期报道再次提到了这一进展。报道指出，华为早在2021年就发表了相关技术研究论文，并提交了一项专利申请，该专利详细介绍了SAQP（自对准四重图案化）技术。这项技术的核心在于，能够在没有EUV光刻机的情况下，实现2nm级别的半导体工艺制造。
此项专利技术利用DUV光刻机结合SAQP工艺，能够制造出栅极距低于21nm的芯片，这正是达到2nm工艺门槛的关键技术指标。
在此需要特别指出，部分媒体将SAQP技术翻译为“四重光刻”，这是不准确的。SAQP中的“图案化”（patterning）与“光刻”（lithography）在技术含义和实现方式上存在本质区别。简单的“四重光刻”在技术实现上极为困难，且成本高昂，几乎不具备可行性。SAQP技术通过多次对同一区域进行图案化处理，而非进行四次独立的光刻曝光，从而在DUV设备上实现更精细的图案尺寸。
更进一步来看，2nm工艺并非我国在先进工艺领域探索的终点。华为等机构还在持续申请GAA（全环绕栅极）晶体管以及CFET（互补场效应管）相关的专利。其中，CFET技术被广泛认为是实现1nm以下到0.1nm级别先进工艺的关键技术之一。
值得强调的是，上述提及的均为技术专利，距离大规模量产仍有一定距离。然而，这些专利研究充分证明了我国在先进半导体工艺上的探索从未停止，并且正在走出一条独具特色的发展路线。
这条自主研发的道路不仅有助于我国芯片产业摆脱对外部先进设备和技术的依赖，更重要的是，当我国能够利用DUV路线成功制造出2nm级别的芯片时，那些依赖昂贵的EUV甚至High NA EUV光刻机进行生产的台积电、三星、Intel等国际巨头，将面临怎样的市场竞争力压力，答案不言而喻。
